

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

**Dialog Search for English Abstract on Japanese Patent:**

?e pn=jp 9205254

S4 1 PN="JP 9205254"

DIALOG(R)File 351:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

011375522 \*\*Image available\*\*

WPI Acc No: 1997-353429/199733

XRAM Acc No: C97-114255

XRPX Acc No: N97-292846

Semiconductor laser device manufacture - includes plasma etching semiconductor substrate on which insulating and semiconductor layers are formed and irradiating surface with nitrogen plasma to form nitride layer.

Patent Assignee: MITSUBISHI DENKI KK (MITQ ); MITSUBISHI ELECTRIC CORP (MITQ )

Inventor: KIZUKI H

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
GB-2309582	A	19970730	96GB-0013672	A	19960628	199733 B
DE19631132	A1	19970731	96DE-1031132	A	19960801	199736
JP09205254	A	19970805	96JP-0012325	A	19960126	199741

Priority Applications (No Type Date): 96JP-0012325 A 19960126

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
GB-2309582	A		34	H01L-021/318	
DE19631132	A1		14	H01L-021/3065	
JP09205254	A		8	H01S-003/18	

Abstract (Basic): GB 2309582 A

A semiconductor device is manufactured by micro-treating a semiconductor substrate carrying semiconductor and insulating layers by plasma etching in a vacuum chamber. The substrate is then irradiated after treatment with nitrogen plasma in the same chamber to form a nitride film on the treated surface without exposing it to air. An apparatus for conducting the process is also claimed and comprises plasma etching and crystal growth vacuum chambers and a transfer chamber between them. Manufacture of a semiconductor laser is also claimed

USE - For forming e.g. semiconductor laser devices.

ADVANTAGE - Oxygen is effectively excluded and impurities are not left at the interface

Dwg.4/8

Title Terms: SEMICONDUCTOR; LASER; DEVICE; MANUFACTURE; PLASMA; ETCH;  
SEMICONDUCTOR; SUBSTRATE; INSULATE; SEMICONDUCTOR; LAYER; FORMING;  
IRRADIATE; SURFACE; NITROGEN; PLASMA; FORM; NITRIDE; LAYER

Derwent Class: L03; U11; U12; V08

International Patent Class (Main): H01L-021/3065; H01L-021/318; H01S-003/18

International Patent Class (Additional): H01L-021/205; H01L-021/68;  
H01S-003/19

File Segment: CPI; EPI

Manual Codes (CPI/A-N): L04-C; L04-C12B; L04-D01; L04-D04

Manual Codes (EPI/S-X): U11-C05B2; U11-C05B5; U11-C07A1; U12-A01B2;  
U12-D01A2; V08-A04A



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **09205254 A**(43) Date of publication of application: **05.08.97**

(51) Int. Cl.

**H01S 3/18**  
**H01L 21/205**  
**H01L 21/3065**  
**H01L 21/68**

(21) Application number: **08012325**(71) Applicant: **MITSUBISHI ELECTRIC CORP**(22) Date of filing: **26.01.96**(72) Inventor: **KINETSUKI HIROTAKE**


(54) **MANUFACTURE OF SEMICONDUCTOR  
 DEVICE, SEMICONDUCTOR MANUFACTURING  
 DEVICE, AND METHOD FOR MANUFACTURING  
 SEMICONDUCTOR LASER**

(57) Abstract:

**PROBLEM TO BE SOLVED:** To provide a method for manufacturing a semiconductor device for achieving a clean machining interface and a semiconductor manufacturing device and at the same time a reliable method for manufacturing a semiconductor laser for suppressing optical damage and can reduce manufacturing cost in a process for performing ECR plasma etching and MOCVD growth continuously.

**SOLUTION:** A wafer whose SiON film is subjected to patterning so that the oscillation end face part of laser can be opened is set to a preparation room 6 and is introduced to an ECR plasma etching chamber 7 through a wafer carrying room 10 in highly clean hydrogen atmosphere, thus forming the oscillation end face of laser. After etching is completed, nitriding treatment is successively performed and a surface nitriding layer 4 which becomes a protection layer is formed. After the nitriding treatment, the pressure in the ECR plasma etching chamber 7 is returned to atmospheric pressure by hydrogen purging and the wafer is introduced to a MOCVD chamber 8 through the wafer carrying room 10, thus performing the regrowth of AlGaAs layer 5 which is a window layer.

COPYRIGHT: (C)1997,JPO



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-205254

(43) 公開日 平成9年(1997)8月5日

(51) Int.Cl. <sup>8</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 S 3/18			H 0 1 S 3/18	
H 0 1 L 21/205			H 0 1 L 21/205	
		21/3065	21/68	A
		21/68	21/302	A

審査請求 未請求 請求項の数10 O L (全 8 頁)

(21) 出願番号 特願平8-12325

(22) 出願日 平成8年(1996)1月26日

(71) 出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 杵築 弘隆

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74) 代理人 弁理士 大岩 増雄

(54) 【発明の名称】 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法

(57) 【要約】

【課題】 ECRプラズマエッチングとMOCVD成長を連続して行う工程において、清浄な加工界面を実現するための半導体装置の製造方法および半導体製造装置を提供するとともに、光学損傷を抑制でき、信頼性が高く製造コストの低減が可能な半導体レーザの製造方法を提供する。

【解決手段】 レーザの発振端面部を開口するようにSiON膜がパターンニングされたウエハを準備室6にセットし、高清浄水素雰囲気のウエハ搬送室10を経てECRプラズマエッチングチャンバー7へ導入し、レーザの発振端面を形成する。エッチング終了後引き続き窒化処理を施し、保護層となる表面窒化層4を形成する。窒化処理を施した後、ECRプラズマエッチングチャンバー7は水素パージにより大気圧復帰され、ウエハはウエハ搬送室10を経由してMOCVDチャンバー8に導入され、窓層であるAlGaAs層5の再成長が行われる。



## 【特許請求の範囲】

【請求項1】 半導体層または絶縁層等が形成された半導体基板表面に真空チャンバ内でプラズマエッチングにより微細加工を施す第1の工程、上記第1の工程と同一真空チャンバ内において上記微細加工後の半導体基板表面に窒素プラズマを照射し、上記加工表面に窒化層を形成する第2の工程を含むことを特徴とする半導体装置の製造方法。

【請求項2】 半導体層または絶縁層等が形成された半導体基板表面に真空チャンバ内でプラズマエッチングにより微細加工を施す第1の工程、上記第1の工程と同一真空チャンバ内において上記微細加工後の半導体基板表面に窒素プラズマを照射し、上記加工表面に窒化層を形成する第2の工程、上記窒化層を形成後の半導体基板上に、半導体層を結晶成長させる第3の工程を含むことを特徴とする半導体装置の製造方法。

【請求項3】 第3の工程における結晶成長はMOCVDにより行うことを特徴とする請求項2記載の半導体装置の製造方法。

【請求項4】 第2、第3の工程間の基板搬送は高純度水素雰囲気または高純度不活性ガス雰囲気中で行うことを特徴とする請求項2または請求項3記載の半導体装置の製造方法。

【請求項5】 プラズマエッチングは、ECRプラズマエッチングであることを特徴とする請求項1～請求項4のいずれか一項に記載の半導体装置の製造方法。

【請求項6】 真空雰囲気中に基板を設置し、プラズマ処理を施すためのチャンバーであって、エッチングガスおよび窒素ガスを導入可能なプラズマエッチングチャンバー、真空雰囲気中に基板を設置し、半導体結晶を成長させる結晶成長チャンバー、上記プラズマエッチングチャンバーおよび結晶成長チャンバーを連結し、高純度の水素あるいは不活性ガス雰囲気中で基板を搬送する搬送室を備えたことを特徴とする半導体製造装置。

【請求項7】 プラズマエッチングチャンバーとしてECRプラズマエッチングチャンバー、結晶成長チャンバーとしてMOCVDチャンバーを備えたことを特徴とする請求項6記載の半導体製造装置。

【請求項8】 半導体レーザ構造のエピタキシャルウエハ上に絶縁膜を形成する工程、レーザ発振端面となる領域を開口するように上記絶縁膜をパターニングする工程、上記パターニングされた絶縁膜をマスクとしてECRプラズマエッチングの手法を用いてレーザ発振端面を形成する工程、上記ECRプラズマエッチングと同一のチャンバー内において引き続き窒素プラズマを照射させ、上記レーザ発振端面が形成されたウエハ表面に窒化層を形成する工程を含むことを特徴とする半導体レーザの製造方法。

【請求項9】 半導体レーザ構造のエピタキシャルウエハ上に絶縁膜を形成する工程、レーザ発振端面となる領域を開口するために上記絶縁膜をパターニングする工程、上記パターニングされた絶縁膜をマスクとしてECRプラズマエッチングの手法を用いてレーザ発振端面を形成する工程、上記ECRプラズマエッチングと同一のチャンバー内において引き続き窒素プラズマを照射させ、上記レーザ発振端面が形成されたウエハ表面に窒化層を形成する工程、上記窒化層が形成されたレーザ発振端面上にレーザの発振波長よりも大きなバンドギャップを有する半導体層を形成する工程を含むことを特徴とする半導体レーザの製造方法。

【請求項10】 窒化層を形成する工程と半導体層を形成する工程の工程間のウエハ搬送は、高純度の水素または不活性ガス雰囲気中で行うことを特徴とする請求項9記載の半導体レーザの製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】この発明は、半導体装置、特に半導体レーザの製造方法および製造装置に関するものである。

## 【0002】

【従来の技術】半導体レーザや、ヘテロジャンクションバイポーラトランジスタに代表される化合物半導体デバイスは、半導体基板上に活性層となる多層結晶構造をエピタキシャル成長させた後に、この結晶構造を所望の形状に加工する複雑な工程を経て作製される。この工程において加工表面が酸化されると、多くの表面準位が形成され、デバイス特性の悪化を招く原因となる。例えば、AlGaAs系の高出力レーザの製造工程では、レーザ発振端面は通常空气中で劈開して形成されるが、この工程で発振端面に表面準位が形成されてしまい、以下に説明する端面破壊という代表的な故障モードの原因となる。

【0003】AlGaAs系高出力レーザにおいては、発振端面の表面準位の存在により、端面近傍ではレーザ中央部と比較して等価的にバンドギャップの減少が生じている。従ってレーザ光の波長に対して端面近傍領域は光の吸収領域となり、光出力の増加にともなって上記吸収領域での局所的発熱が大きくなる。バンドギャップは温度の上昇にともなってさらに縮小するため、レーザ光の吸収はさらに増大し、温度上昇を起こすという正帰還がかかり、ついには溶解破壊に至る。この現象を光学損傷(COD)といい、AlGaAs系の高出力レーザにおいて深刻な問題となっている。この光学損傷を抑制するために端面窓構造レーザが提案されている。

【0004】図5は、従来の端面窓構造レーザの一例を示す斜視図である。従来の窓構造レーザは例えばK. Sasaki et. al., Jpn. J. Appl. Phys. 30 (1991) L904に開示されている。

従来の端面窓構造の製造方法は、まず、通常の製造工程によってp-GaAs基板21上にレーザの結晶構造を作製し、これをバー状態で劈開し、共振器端面である劈開端面27を形成した後、上記劈開端面27に窓層となるAlGaAs層28を成長させる。次に、電極形成を行った後、個々のレーザにチップ分離するものである。また、近年、ドライエッチングの手法を用いてレーザ端面を加工する試みが積極的になされている。さらに、加工表面の酸化を抑制する試みとして、ドライエッチングとエピタキシャル成長とを大気にさらさず一貫して行う、いわゆる一貫プロセスの開発が活発化してきた。例えば、図6は信学技報(ED94-85, CPM94-81(1994-11)1.)に開示された従来の一貫プロセス装置であり、図において7はECRエッチングチャンバー、8はMOCVDチャンバーをそれぞれ示す。本装置は、ECRエッチングチャンバー7とMOCVDチャンバー8を真空トンネルで結合し、微細加工が終了した後、ウエハを真空中でMOCVDチャンバーに搬送できるように構成したものである。窓構造レーザの作製に適用した場合、ECRエッチングの手法を用いてレーザの発振端面を形成し、引き続き窓層となる結晶層をMOCVDチャンバー8で形成することにより、加工表面は大気にさらされないため表面準位の形成を抑制することが可能となり、良好な窓構造半導体レーザが作製できると考えられる。

【0005】図7は図6に示す一貫プロセス装置を用いて作製したサンプルの作製方法を示す図であり、まずGaAsとAlGaAsからなるレーザ構造のエピタキシャルウエハ31上に形成された絶縁膜32をパターニングし(図7-a)、この絶縁膜32をマスクとしてECRエッチングチャンバーにてエッチングを施し(図7-b)、MOCVDチャンバーに搬送後、AlGaAs33を再成長して形成したものである(図7-c)。このような方法で作製された従来の一貫プロセスによるサンプルを評価した結果を図8に示す。図において横軸は試作したレーザのリッジ幅を、縦軸はレーザの閾値電流をそれぞれ示す。また、点線は再成長界面における界面再結合速度をそれぞれ100m/sec、1000m/sec、2000m/sec、10000m/secと見積もった場合の計算値、実線は本実験により得られた実測値である。通常AlGaAs系材料では、MOCVD等で連続的に成長した多層構造における界面再結合速度は10m/sec以下であるが、界面準位や不純物の蓄積が多層構造界面に存在した場合、界面再結合速度は大きくなる。図8に示すように、本実験によるサンプルの再成長界面における界面再結合速度は1000~2000m/secであった。

【0006】

【発明が解決しようとする課題】従来の端面窓構造レーザは以上のように構成されているので、一度バー状態で劈開してから端面窓層を形成するという複雑なプロセス

が必要であり、電極形成まで一貫してウエハ状態のままで行う通常の半導体プロセスに比べて量産性が極めて悪いという問題があった。さらに、劈開して端面を形成するため、劈開端面はすぐに酸化し表面準位が形成されてしまい、その後窓層を形成しても十分な窓効果は得られないという問題もあった。また、ドライエッチングの手法を用いてレーザ端面を加工する方法は、加工ダメージや、加工後の酸化等により表面準位が形成されるため、光学損傷による不良は解決されていない。

【0007】さらに、前述の信学技報(ED94-85, CPM94-81(1994-11)1.)に開示された従来の一貫プロセス装置によれば、加工表面の酸化が抑制されることが期待されるが、図8に示す1000~2000m/secの界面再結合速度の値は、通常空気中でのウェットエッチングとMOCVD再成長で得られるサンプルの界面再結合速度とほぼ同等であり、一貫プロセスによって界面品質が向上したとは考えられない。この結果より、従来の一貫プロセスでは、エッチングを施した後、真空中で搬送し、大気にさらすことなくMOCVD再成長したにも関わらず、界面には多量の不純物が蓄積しているという問題を示唆している。また、例えば信学技報(ED94-22, CPM94-23(1994-05)43.)またはJ. Crystal Growth(146(1995)527.)に報告されているように、一貫プロセスにおいて最も深刻な問題となる不純物は酸素であることがわかっている。MOCVDチャンバー内には常に大量の高純度水素が供給されており、残留酸素は極めて少ないことから、上記一貫プロセスの例ではウエハはECRエッチングチャンバー内あるいは真空トンネル内で汚染されたものと考えられる。

【0008】本発明は以上のような問題点を解消するためになされたもので、ECRプラズマエッチングとMOCVD成長を連続して行う工程において、清浄な加工界面を実現するための半導体装置の製造方法並びに半導体製造装置を提供し、さらに清浄な加工界面を実現することにより光学損傷を抑制でき、信頼性が高く製造コストの低減が可能な半導体レーザの製造方法を提供するものである。

【0009】

【課題を解決するための手段】この発明に係わる半導体装置の製造方法は、半導体層または絶縁層等が形成された半導体基板表面に真空チャンバ内でプラズマエッチングにより微細加工を施す第1の工程と、この第1の工程と同一真空チャンバ内において上記微細加工後の半導体基板表面に窒素プラズマを照射し、加工表面に窒化層を形成する第2の工程を含んで半導体装置を製造するようにしたものである。また、半導体層または絶縁層等が形成された半導体基板表面に真空チャンバ内でプラズマエッチングにより微細加工を施す第1の工程と、この第1

の工程と同一真空チャンバ内において上記微細加工後の半導体基板表面に窒素プラズマを照射し、加工表面に窒化層を形成する第2の工程と、窒化層を形成後の半導体基板上に、半導体層を結晶成長させる第3の工程を含んで製造するようにしたものである。また、結晶成長はMOCVDにより行うものである。また、第2、第3の工程間の基板搬送は高真空水素雰囲気または高真空不活性ガス雰囲気で行うようにしたものである。さらに、プラズマエッチングは、ECRプラズマエッチングを用いるものである。

【0010】また、この発明に係わる半導体製造装置は、真空雰囲気中に基板を設置し、プラズマ処理を施すためのチャンバであって、エッチングガスおよび窒素ガスを導入可能なプラズマエッチングチャンバと、真空雰囲気中に基板を設置し、半導体結晶を成長させる結晶成長チャンバと、上記プラズマエッチングチャンバおよび結晶成長チャンバを連結し、高真空の水素あるいは不活性ガス雰囲気中で基板を搬送する搬送室を備えたものである。さらに、プラズマエッチングチャンバとしてECRプラズマエッチングチャンバ、結晶成長チャンバとしてMOCVDチャンバを備えたものである。

【0011】また、半導体レーザ構造のエピタキシャルウエハ上に絶縁膜を形成する工程と、レーザ発振端面となる領域を開口するように絶縁膜をパターニングする工程と、パターニングされた絶縁膜をマスクとしてECRプラズマエッチングの手法を用いてレーザ発振端面を形成する工程と、ECRプラズマエッチングと同一のチャンバ内において引き続き窒素プラズマを照射させ、レーザ発振端面が形成されたウエハ表面に窒化層を形成する工程を含んで半導体レーザを製造するようにしたものである。

【0012】また、半導体レーザ構造のエピタキシャルウエハ上に絶縁膜を形成する工程と、レーザ発振端面となる領域を開口するために絶縁膜をパターニングする工程と、パターニングされた絶縁膜をマスクとしてECRプラズマエッチングの手法を用いてレーザ発振端面を形成する工程と、ECRプラズマエッチングと同一のチャンバ内において引き続き窒素プラズマを照射させ、レーザ発振端面が形成されたウエハ表面に窒化層を形成する工程と、窒化層が形成されたレーザ発振端面上にレーザの発振波長よりも大きなバンドギャップを有する半導体層を形成する工程を含んで半導体レーザを製造するようにしたものである。さらに、窒化層を形成する工程と半導体層を形成する工程の工程間のウエハ搬送は、高真空の水素または不活性ガス雰囲気で行うようにしたものである。

【0013】

【発明の実施の形態】

実施の形態1. 図1は、この発明の実施の形態1である

半導体レーザの製造工程を示す図であり、エピタキシャルウエハの一部、すなわち1チップ分のみ切り出した状態で示している（実際の工程はウエハの状態で行われ、工程終了後に1チップごとに切り離す）。図において、1はレーザ構造エピタキシャルウエハ、2は絶縁膜であるSiON膜、3はパターニング開口部、4は表面窒化層をそれぞれ示す。また、レーザ構造エピタキシャルウエハ1の製造工程を図2に示す。本例では0.98μm帯ファイバンプ励起用高出力レーザの場合について示した。まず、n-GaAs基板11上にn-Al<sub>0.48</sub>Ga<sub>0.52</sub>As層12、活性層(TQW)13、p-Al<sub>0.48</sub>Ga<sub>0.52</sub>As層14、p-Al<sub>0.65</sub>Ga<sub>0.35</sub>As(ESL)15、p-Al<sub>0.48</sub>Ga<sub>0.52</sub>As層14、p-GaAs層16をMOCVD法により順次結晶成長させ、AlGaAs多層構造を形成する(図2-a)。次にp-GaAs層16上に形成したSiN膜17をマスクとして選択ウエットエッチングによりリッジ(光導波路)形成を行い(図2-b)、その後再びMOCVD法によりn-Al<sub>0.7</sub>Ga<sub>0.3</sub>As電流ブロック層18、p-GaAs層19を形成する(図2-c)。SiN膜17を除去後、MOCVD法によりp-GaAsコンタクト層20を形成し、レーザ構造エピタキシャルウエハ1が完成する(図2-d)。

【0014】本実施の形態における半導体レーザの製造工程を図1について説明する。まず、レーザ構造エピタキシャルウエハ1上に絶縁膜であるSiON膜2をプラズマCVD等の手法を用いて形成し、上記SiON膜2の一部、すなわちレーザの発振端面となる部分を開口するように、パターニングを施す(図1-a)。次に、上記パターニングを施したウエハをECRプラズマエッチングの手法を用いてエッチングし、レーザの発振端面を形成する(図1-b)。エッチングはCl<sub>2</sub>/N<sub>2</sub>混合ガスを用いて、ガス流量Cl<sub>2</sub>=3.0sccm、N<sub>2</sub>=7.0sccm、ガス圧力0.4mTorr、マイクロ波電力200W、RF電力10W、主磁場電流15A、補助磁場電流10A、基板温度50°Cの条件で行った。この条件ではGaAsに対して1200Å/minのエッチング速度が得られた。次に、ガス種としてN<sub>2</sub>のみ導入して窒素プラズマを発生させ、加工した発振端面を窒化させ、表面窒化層4を形成する(図1-c)。この処理により、加工端面、すなわちAlGaAs/GaAs多層構造の断面が表面窒化層4であるAlGa(As)N/Ga(As)N層に一部置き換わることになる。ここで(As)と表記したのは、ECRエッチングした表面はIII族リッチになっているため、窒素プラズマによって窒化した表面はほとんどAlGaN/GaN層となっていると考えられるためである。表面窒化層4の深さは約20Å程度、バンドギャップは約2.5eV程度と見積もられる。

【0015】このような工程を施した表面窒化層4であ

るAlGa(As)N/Ga(As)N層は非常に安定であり、チャンバー内、および搬送室内の残留酸素の吸着を抑制するのに極めて効果的である。また、大気中に取り出した場合でも、通常のAlGaAsのように強く酸化することはないため、表面保護膜として作用する。以上の工程を経た後、SiON膜2を除去し、p-電極、n-電極を形成した後、端面コーティング、チップ分離を施して半導体レーザのチップが完成する。上記表面窒化層4は、このようなウエハ工程の間、酸化保護膜として作用する。

【0016】以上のように、本実施の形態では、ECRエッチングを施したAlGaAs/GaAs多層構造のエッチング表面に窒素プラズマ処理を施し、表面窒化層4を形成したので、これが表面保護膜として作用しエッチング表面の酸化が抑制される効果を奏する。このため、加工表面の汚染に対するシビアなコントロールが可能となり、表面準位の形成が抑制され、信頼性の高い半導体レーザが得られる。

【0017】実施の形態2。図3は、この発明の実施の形態2である端面窓構造半導体レーザの製造工程を示す図であり、エピタキシャルウエハの一部、すなわち1チップ分のみ切り出した状態で示している（実際の工程はウエハの状態で行われ、工程終了後に1チップごとに切り離す）。図3-a、b、cは実施の形態1で示した図1-a、b、cの工程と同一である。また、本実施の形態においても、実施の形態1と同様に図2に示す製造工程によって形成されたレーザ構造エピタキシャルウエハ1を用いている。実施の形態2では、実施の形態1と同様に表面窒化層4を形成したウエハを、ECRエッチングチャンバーと結合されたMOCVDチャンバーに高純度水素雰囲気中で搬送し、レーザ発振端面にさらにAlGaAs窓層5を形成することを特徴とする（図3-d）。本実施の形態における端面窓構造半導体レーザは、実施の形態3で述べる一貫プロセス装置によって製造するもので、この一貫プロセス装置とはECRプラズマエッチングチャンバーとMOCVDチャンバーを結合し、その間の基板搬送を高純度水素雰囲気中で行うものである。

【0018】表面窒化層4が表面保護膜として作用することは実施の形態1で述べた。表面窒化層4のバンドギャップは約2.5eV程度であり、本レーザの発振波長である980nmに対応したエネルギー、1.26eVよりも大きいので、窒化層自体が端面窓層として作用する。しかし、より確実に光学損傷を抑制するためには、端面窓層の厚みは1000~3000Å程度が望ましいと考えられる。そこで、本実施の形態では、表面窒化層4はECRプラズマエッチングチャンバーからMOCVDチャンバーに搬送する際の残留酸素による酸化を抑制する保護膜として作用させ、MOCVDチャンバーに搬送した後、Al<sub>0.5</sub>Ga<sub>0.5</sub>As層を2000Å成長させ、こ

のAlGaAs層5を窓層とする端面窓構造半導体レーザを作製するものである。

【0019】このようにして作製された端面窓構造半導体レーザは、端面形成をECRプラズマエッチングで行い、窒素プラズマにより表面窒化層4による保護層を形成し、さらに高純度水素雰囲気中でMOCVDチャンバーに搬送した後、窓層であるAlGaAs層5を形成するため、加工表面の汚染が抑制され、理想的な窓層を形成することができる。このため、通電劣化の主要原因である光学損傷を抑制することができ、レーザの信頼性が向上するという利点を有する。さらに、従来の端面窓構造レーザと比較して製造工程が大幅に簡略化できるため、製造コストの低減に極めて有利である。なお、本実施の形態では基板の搬送を高純度水素雰囲気中で行ったが、水素の代わりに不活性ガスを用いても同様の効果を奏する。

【0020】実施の形態3。図4は、この発明の実施の形態3である半導体製造装置の概略を示す図である。本実施の形態に示す半導体製造装置は、前述の実施の形態2に示したような半導体レーザ等の半導体装置を製造するものであり、図において、6は準備室、7はECRプラズマエッチングチャンバー、8はMOCVDチャンバー、9はウエハ取り出し室であり、これらの各室はウエハ搬送室10によって接続されている。本装置はECRプラズマエッチングチャンバー7とMOCVDチャンバー8を結合することにより、ドライエッチング後のウエハ表面を大気にさらすことなく連続してエピタキシャル成長を行うことが可能な一貫プロセス装置である。

【0021】本一貫プロセス装置を用いて実施の形態2に示した端面窓構造半導体レーザを製造する手順を図3、図4について説明する。レーザ構造エピタキシャル成長ウエハ1上に形成されたSiON絶縁膜2を、レーザの発振端面となる部分を開口するようにパターニングし、これを準備室6にセットする。準備室6とウエハ取り出し室9が水素パージされた後、ウエハ搬送室10を経由してECRプラズマエッチングチャンバー7へ導入される。ウエハ搬送室10には水素が供給されており、圧力は大気圧である。ECRプラズマエッチングチャンバー7は常時高真空に維持されているが、ウエハ搬送時のみ水素パージされ、大気圧に復帰する。従ってウエハの搬送はすべて大気圧の高純度水素雰囲気中で行えるように構成されている。本例では高純度水素を用いたが、水素の代わりに不活性ガスを用いても良い。

【0022】次に、ECRプラズマエッチングチャンバー7をプロセス圧力（0.1~1mTorr）まで真空引きし、ECRプラズマエッチングの手法を用いてエッチングし、引き続き窒化処理を施し、保護層となる表面窒化層4を形成する。この一連のプロセスを行うために、ECRプラズマエッチングチャンバー7はエッチングガスとN<sub>2</sub>ガスを導入できるように構成されている。窒化



処理を施した後、ECRプラズマエッチングチャンバー7は再び水素パージにより大気圧復帰され、ウエハはウエハ搬送室10を経由してMOCVDチャンバー8に導入され、窓層であるAlGaAs層5の再成長が行われる。この時の成長圧力は50～150Torrである。MOCVD成長が終了した後、ウエハは再びウエハ搬送室10を経由してウエハ取り出し室9へ導入され、窒素パージを経た後取り出せる構成になっている。

【0023】ウエハの搬送室を真空トンネルとする従来の一貫プロセス装置では、わずかな残留酸素によってもウエハ表面の汚染が生じる。さらに、高清浄な真空環境を維持するのは困難であり、一貫プロセス装置として大がかりなものとなる場合が多く、特に量産工程への適用には実用的でない。本実施の形態では、搬送はすべて大気圧の高清浄水素雰囲気で行うためウエハの汚染が抑制でき、しかもエッチング処理した後、窒素プラズマによる表面安定化処理を行えるように構成したため、極めて清浄な再成長界面を得ることができ、信頼性に優れたデバイスを作製することが可能である。

【図面の簡単な説明】

【図1】 この発明の実施の形態1である半導体レーザの製造工程を示す図である。

【図2】 この発明の実施の形態1および2である半導体レーザのレーザ構造エピタキシャルウエハの製造工程を示す図である。

【図3】 この発明の実施の形態2である半導体レーザの製造工程を示す図である。

【図4】 この発明の実施の形態3である一貫プロセス

装置の概略を示す図である。

【図5】 従来の端面窓構造半導体レーザの一例を示す斜視図である。

【図6】 従来の一貫プロセス装置の概略を示す図である。


【図7】 従来の一貫プロセス装置により作製されたサンプルの製造工程を示す図である。

【図8】 従来の一貫プロセスの問題点を説明するための図である。


【符号の説明】

1 レーザ構造エピタキシャルウエハ、2 SiON膜、3 パターニング開口部、4 表面窒化層、5 AlGaAs層、6 準備室、7 ECRプラズマエッチングチャンバー、8 MOCVDチャンバー、9 ウエハ取り出し室、10 ウエハ搬送室、11 n-GaAs基板、12 n-Al<sub>0.48</sub>Ga<sub>0.52</sub>As、13 活性層(TQW)、14 p-Al<sub>0.48</sub>Ga<sub>0.52</sub>As、15 p-Al<sub>0.65</sub>Ga<sub>0.35</sub>As(ESL)、16 p-GaAs、17 SiN膜、18 n-Al<sub>0.7</sub>Ga<sub>0.3</sub>As電流ブロック層、19 p-GaAs、20 p-GaAsコンタクト層、21 p-GaAs、22 n-GaAs、23 p-Al<sub>0.33</sub>Ga<sub>0.67</sub>As、24 p-Al<sub>0.08</sub>Ga<sub>0.92</sub>As、25 n-Al<sub>0.33</sub>Ga<sub>0.67</sub>As、26 n-GaAs、27 劈開端面、28 アンダーブAl<sub>0.4</sub>Ga<sub>0.6</sub>As、31 レーザ構造エピタキシャルウエハ、32 絶縁膜、33 AlGaAs。


【図1】




【図4】




【図2】




【図5】




【図3】



【図7】



【図6】



【図8】

